神经拟态计算长期面临“速度-精度”两难：传统GPU虽能完成大规模突触模拟，但因冯·诺依曼架构的存算分离，时延和功耗在实时神经动力学仿真中无法满足需求。北京大学集成电路学院与中科院上海微系统所联合团队，于7月3日在《科学》杂志上发表了一项突破——全球首款基于可控存内计算的忆阻器神经动力学芯片，将单步运算时延压缩至2.12毫秒，首次实现了神经元电活动的实时闭环仿真。

该芯片采用40纳米CMOS工艺，集成了存内计算阵列与外围电路，总面积仅0.28平方毫米。其核心创新在于利用忆阻器的模拟电阻态来直接表示神经元膜电位与突触权重，并通过片上流水线架构以50 MHz频率运行，单步积分只需9级流水。相比传统数字芯片，这种结构消除了数据搬运瓶颈；而相较于前期忆阻器神经形态方案，团队提出的“可控存内计算”方法解决了忆阻器器件可变性导致的精度漂移问题，使得芯片能稳定执行霍奇金-赫胥黎等复杂单神经元模型。

实际测试中，在脑皮层局部场电位重建、神经放电模式识别等任务上，该芯片较当前主流GPU实现了50至478倍的加速比。以皮层网络实时仿真为例，GPU往往需数秒才能完成一秒的神经活动推演，而该芯片能将延迟缩短至毫秒级，满足脑机接口、闭环神经调控等对时序敏感的强实时场景。值得注意的是，这一加速并未以牺牲功耗为代价——由于存内计算天然的低能耗特性，芯片能效比相较传统方案提升两个数量级以上。

从产业视角看，这一成果标志着神经拟态芯片从“学术演示”跨向“落地应用”的关键一步。当前，边缘AI设备（如可穿戴脑电图分析、仿生机器人自主控制）对毫秒级实时推理的需求正快速攀升。但存内计算芯片的商业化仍面临忆阻器耐久性、工艺一致性等工程挑战。建议关注该团队在器件寿命、阵列规模上的后续迭代，以及是否推出SDK降低使用门槛。若量产良率能达标，此类芯片有望在高端医疗诊断、脑科学研究和自主系统仿真领域率先替代GPU方案。